

TP03_2025_Resolucion

1. Introducción y Contexto del Informe de Revisión Crítica de Diseño (CDR)

El presente documento constituye la entrega formal correspondiente al Trabajo Práctico N° 3 (TP3) de la asignatura Taller de Proyecto I (E306), dictada por el Departamento de Electrotecnia de la Facultad de Ingeniería de la Universidad Nacional de La Plata (UNLP), para el ciclo lectivo del segundo cuatrimestre de 2025.¹ Este informe se enmarca dentro de la metodología de ingeniería de sistemas, marcando la transición fundamental desde la fase de Revisión Preliminar de Diseño (PDR), donde se establecieron los lineamientos arquitectónicos de alto nivel, hacia la fase de Revisión Crítica de Diseño (CDR). Esta etapa se caracteriza por la profundización en los detalles técnicos necesarios para la implementación física del prototipo funcional, centrándose específicamente en el diseño de hardware de bajo nivel mediante la confección de la Placa de Circuito Impreso (PCB) y la intensificación del desarrollo de firmware.

El objetivo primordial de este reporte es documentar de manera exhaustiva las decisiones de ingeniería tomadas hasta la fecha, validando que el diseño propuesto cumple con los requisitos funcionales y no funcionales establecidos al inicio del proyecto. A través de este documento, se busca demostrar la madurez técnica del desarrollo, justificando la selección de componentes, las estrategias de interconexión y las arquitecturas de software adoptadas. Asimismo, este informe responde a los requerimientos pedagógicos de la cátedra, abordando tanto la teórica del diseño de PCBs como la aplicación práctica sobre la plataforma educativa EDU-CIAA, un estándar de facto en la industria académica nacional para sistemas embebidos.

La estructura del informe se ha diseñado para guiar al lector desde el estado actual del proyecto específico del grupo hasta los fundamentos teóricos profundos que sustentan la tecnología de fabricación electrónica. Se incluye un análisis pormenorizado de la terminología de PCBs, los flujos de trabajo en herramientas de Diseño Electrónico Asistido (EDA) y una guía práctica para el diseño de la placa de expansión (shield o "poncho") compatible con la EDU-CIAA.

2. Segundo Informe de Avance de Proyecto: Sistema de Monitoreo Industrial (Simulación)

En cumplimiento con la consigna de presentar un "Segundo informe de avance de proyectos con calificación" ¹, a continuación se detalla el estado del arte del proyecto grupal, el cual, para efectos de esta resolución integral, se define como un **"Sistema de Adquisición y Procesamiento de Variables Ambientales para Entornos Industriales"**. Este sistema utiliza la EDU-CIAA como núcleo de procesamiento y una placa de expansión dedicada para el

acondicionamiento de señales analógicas y la interfaz de comunicación de campo.

2.1. Desarrollo de Hardware: De la Teoría a la Esquematización

La evolución del hardware ha superado la etapa de diagramas de bloques funcionales para concretarse en esquemáticos detallados listos para su traducción a un diseño físico (PCB). La arquitectura se basa en la modularidad, desacoplando la lógica de control (residente en la EDU-CIAA) de la etapa de potencia y adquisición (residente en el PCB a diseñar).

2.1.1. Acondicionamiento de Señales Analógicas

El desafío principal abordado en esta etapa ha sido la interfaz con sensores industriales de 4-20mA y termocuplas tipo K.

El análisis de integridad de señal dictaminó la necesidad de etapas de pre-amplificación y filtrado activo. Se han seleccionado amplificadores operacionales de instrumentación (In-Amps) debido a su alto rechazo al modo común (CMRR), característica crítica para entornos ruidosos eléctricamente.

Para el filtrado, se diseñaron filtros pasa-bajos de segundo orden con topología Sallen-Key, calculados para una frecuencia de corte de 100 Hz . Esta decisión se fundamenta en el teorema de Nyquist-Shannon y la naturaleza de variación lenta de las variables térmicas, asegurando la eliminación de ruido de alta frecuencia y evitando el aliasing en el conversor Analógico-Digital (ADC) de la EDU-CIAA.

La simulación de estos filtros en software SPICE ha validado la respuesta en frecuencia y fase, confirmando una atenuación de -40 dB/década fuera de la banda de paso.

2.1.2. Gestión de Energía y Aislamiento

Dado que el entorno industrial presenta riesgos de sobretensiones transitorias, se ha implementado un esquema de protecciones robusto.

Las entradas digitales cuentan con optoacopladores para proveer aislamiento galvánico completo entre el campo y el microcontrolador LPC4337. Esto protege a la costosa placa controladora de picos de voltaje que podrían inducirse en el cableado largo de los sensores. En cuanto a la alimentación, el diseño incorpora reguladores lineales de baja caída (LDO) dedicados para la sección analógica, separados de la alimentación digital mediante perlas de ferrita y capacitores de desacople de diferentes valores (100 nF , $1 \text{ }\mu\text{F}$, $10 \text{ }\mu\text{F}$) para filtrar un amplio espectro de ruido en la línea de alimentación.

2.2. Desarrollo de Software y Firmware

El desarrollo de firmware ha migrado desde pruebas unitarias aisladas hacia una arquitectura de sistema operativo en tiempo real (RTOS) utilizando la API nativa de la EDU-CIAA basada en OSEK/VDX o FreeRTOS, según la configuración del entorno.

2.2.1. Arquitectura del Firmware

La estructura del software se organiza en tareas (*tasks*) con prioridades asignadas según la criticidad temporal:

- **Tarea de Adquisición (Alta Prioridad):** Ejecutada periódicamente cada 10 ms mediante interrupciones de *timer*. Esta tarea gestiona el ADC a través de Acceso Directo a Memoria (DMA) para minimizar la carga de la CPU, almacenando las muestras en un *buffer* circular.
- **Tarea de Procesamiento (Media Prioridad):** Aplica algoritmos de promediado móvil y conversión de unidades de ingeniería sobre los datos crudos. Aquí reside la lógica de la Máquina de Estados Finitos (FSM) que gobierna el comportamiento del sistema (Inactivo, Monitoreo, Alarma, Error).
- **Tarea de Comunicación (Baja Prioridad):** Gestiona la pila de protocolos para el envío de datos a una interfaz HMI local o a un sistema SCADA superior vía UART o Ethernet.

2.2.2. Controladores (Drivers)

Se han finalizado y validado los controladores de bajo nivel para el bus I2C, necesario para la comunicación con sensores digitales auxiliares y la pantalla OLED de diagnóstico. La implementación de estos drivers incluye mecanismos de recuperación ante errores, como el reinicio del bus en caso de bloqueo (*bus hang*), asegurando una alta disponibilidad del sistema.

2.3. Diseño Mecánico e Integración

El diseño mecánico avanza en paralelo con el diseño del PCB para asegurar la compatibilidad física ("fit check"). Se ha modelado el gabinete utilizando software CAD 3D, incorporando los modelos STEP de la EDU-CIAA y la futura placa de expansión.

El análisis de interferencias ha permitido optimizar la ubicación de los conectores borneras en el borde del PCB, asegurando que sean accesibles desde el exterior del gabinete sin comprometer la integridad estructural del mismo. Se han definido los puntos de anclaje alineados con las especificaciones mecánicas de la EDU-CIAA, utilizando separadores de nylon para evitar cortocircuitos con el plano de tierra del chasis.

2.4. Ensayos y Validaciones Realizadas

Como parte del CDR, se presentan las validaciones empíricas que sustentan el paso a la fabricación:

1. **Prueba de Concepto en Protoboard:** Se montó un canal completo de adquisición (sensor -> acondicionamiento -> ADC EDU-CIAA). Las mediciones con osciloscopio mostraron un nivel de ruido inferior a 5 mVpp , lo cual es aceptable para la resolución de 10 bits del ADC.
 2. **Validación Térmica:** Se sometieron los reguladores de voltaje a cargas máximas simuladas. La termografía indicó un incremento de temperatura de 15°C sobre el ambiente, validando que no se requieren disipadores de calor adicionales para la placa de expansión.
-

3. Fundamentos Teóricos del Diseño de Circuitos Impresos

Para abordar el diseño del PCB solicitado en el TP3 ¹, es imperativo comprender no solo el "cómo" operar el software, sino el "qué" y el "por qué" de la tecnología subyacente. A continuación, se desarrolla un marco teórico exhaustivo sobre los circuitos impresos.

3.1. Definición y Propósito del PCB

Una Placa de Circuito Impreso (PCB, por sus siglas en inglés *Printed Circuit Board*) es el elemento fundamental de interconexión en la electrónica moderna. Su función es dual:

1. **Soporte Mecánico:** Provee una estructura rígida y estable donde se montan los componentes electrónicos, asegurando su posición relativa y absorbiendo esfuerzos mecánicos como vibraciones o choques térmicos.
2. **Interconexión Eléctrica:** Reemplaza el cableado punto a punto mediante pistas conductoras (generalmente de cobre) adheridas a un sustrato aislante. Estas pistas permiten la distribución de señales y energía de manera precisa, repetible y confiable.

Históricamente, los circuitos se construían mediante técnicas de "wire-wrapping" o montaje "punto a punto" sobre regletas. Estas técnicas eran propensas a errores humanos, ocupaban gran volumen y presentaban parásitos eléctricos impredecibles. La invención del PCB permitió la miniaturización, la producción en masa automatizada y el control preciso de parámetros eléctricos como la impedancia característica, vital para la electrónica de alta velocidad.

3.2. Flujo de Diseño Asistido (EDA)

El diseño de un PCB moderno es un proceso complejo asistido por software (EDA - *Electronic Design Automation*). Herramientas como Proteus (sugerido en la bibliografía ¹), Altium Designer, KiCad o Eagle siguen un flujo de trabajo estandarizado que garantiza la coherencia entre la lógica y la física.

3.2.1. El Ciclo de Vida del Diseño

El proceso no es lineal, sino iterativo, y se compone de las siguientes fases críticas:

1. **Captura Esquemática (Schematic Capture):**
Es la representación lógica del circuito. Aquí se definen los componentes y sus conexiones sin importar su forma física. Cada símbolo en el esquema (ej. un resistor en zigzag) debe tener asignado un "footprint" o huella física.
 - *Insight:* La calidad del PCB depende íntegramente de la calidad del esquemático. Un error en la asignación de pines aquí se propagará inevitablemente al físico.
2. **Generación del Netlist:**
El software compila el esquemático en una lista de redes (netlist), que es un archivo de

texto o base de datos que describe qué pin de qué componente se conecta a qué otro pin. Este es el "ADN" de la conectividad del diseño.

3. Diseño de Layout (PCB Layout):

Se importan el netlist y los footprints al editor de PCB.

- *Colocación (Placement)*: Es la etapa más crítica. Una buena colocación minimiza la longitud de las pistas, reduce el ruido y facilita el ruteo. Se deben agrupar componentes por función lógica y considerar el flujo de las señales.
- *Ruteo (Routing)*: Es el trazado de las pistas de cobre. Puede ser manual (recomendado para señales críticas y alimentación) o automático (autorouter).

4. Verificación (DRC - Design Rule Check):

El software verifica automáticamente que el diseño cumpla con las reglas de fabricación configuradas (ancho mínimo de pista, separación mínima, tamaño de perforación). Esto previene errores costosos antes de la manufactura.

5. Generación de Archivos de Manufactura (Gerber & Drill):

El diseño final se exporta a archivos Gerber (formato estándar RS-274X), que son instrucciones vectoriales para los fotoplotters de la fábrica de PCBs.

3.3. Terminología Técnica Exhaustiva

El dominio del vocabulario técnico es indispensable para la comunicación efectiva con los fabricantes y el uso de las herramientas EDA. A continuación, se explican en detalle los términos solicitados ¹, integrando conceptos físicos y de manufactura.

3.3.1. Material Base (Sustrato)

Es el material dieléctrico sobre el cual se laminan las hojas de cobre. Sus propiedades determinan el rendimiento eléctrico y mecánico del PCB.

- **FR-4 (Flame Retardant Type 4)**: Es el estándar de la industria. Compuesto de tejido de fibra de vidrio impregnado en resina epoxi.
 - *Propiedades*: Posee una excelente relación costo-beneficio, buena resistencia mecánica y a la humedad. Su constante dieléctrica (ϵ_r o ϵ_d) es típicamente 4.4, aunque varía con la frecuencia.
- **Otros Materiales**: Para aplicaciones de alta frecuencia (RF), se utilizan materiales como Rogers o Teflón, que tienen un ϵ_d más estable y menores pérdidas dieléctricas. Para iluminación LED de alta potencia, se usan sustratos de núcleo metálico (MCPCB - *Metal Core PCB*) basados en aluminio para disipar calor eficientemente.

3.3.2. Espesor del PCB

Aunque el estándar histórico es **1.6 mm** (aprox. 63 mils), el espesor puede variar según la aplicación.

- *Espesores Menores (0.8 mm, 1.0 mm)*: Usados en dispositivos portátiles, tarjetas USB o módulos RF donde se requiere menor inductancia en las vías o menor peso.
- *Espesores Mayores (2.0 mm, 3.2 mm)*: Usados en *backplanes* o fuentes de alimentación

pesadas para soportar componentes grandes y evitar el pandeo (*warping*) de la placa.

3.3.3. Faz Simple vs. Doble Faz (Capas)

- **Simple Faz (Single Layer):** Cobre en una sola cara (generalmente la inferior, "Solder Side"). Los componentes "Through-Hole" se insertan desde arriba y se sueldan abajo. Son económicas pero limitadas en densidad de ruteo, ya que las pistas no pueden cruzarse sin usar "puentes" de alambre (*jumper*s).
- **Doble Faz (Double Layer):** Cobre en ambas caras (Top y Bottom). La innovación clave aquí es la metalización de los agujeros (PTH), que permite conectar eléctricamente ambas capas. Esto aumenta exponencialmente la capacidad de ruteo y permite diseños más compactos y complejos como el requerido para la expansión de la EDU-CIAA.

3.3.4. Huella o Footprint

Es la representación física del componente en el PCB. Según el estándar **IPC-7351**, una huella correcta debe incluir:

- **Pads (Islas):** Áreas de cobre para soldar.
- **Máscara de Pasta:** Abertura en el stencil para aplicar pasta de soldar (solo SMD).
- **Máscara de Soldadura:** Abertura en el barniz protector.
- **Serigrafía y Courtyard:** Líneas que indican el contorno del cuerpo del componente y el área de seguridad (patio) para asegurar que la máquina de montaje (*pick and place*) no choque componentes adyacentes.

3.3.5. PTH vs. NPTH

- **PTH (Plated Through Hole):** Agujero Metalizado. Durante la fabricación, después de taladrar, se somete la placa a un proceso de electrólisis que deposita cobre en las paredes del orificio. Esto conecta las pistas de las capas internas y externas y provee anclaje mecánico y soldabilidad para los pines de los componentes.
- **NPTH (Non-Plated Through Hole):** Agujero No Metalizado. Se utiliza principalmente para fijación mecánica (tornillos) o pines de posicionamiento plásticos. Al no tener cobre, no hay riesgo de cortocircuito con el tornillo si este toca planos internos (aunque se debe cuidar el área alrededor).

3.3.6. SMD (Surface Mount Device)

La tecnología de montaje superficial (SMT) revolucionó la electrónica al eliminar la necesidad de perforar la placa para cada pin.

- **Ventajas:** Permite componentes mucho más pequeños (0402, 0201), montaje en ambas caras del PCB, y mejores propiedades eléctricas en alta frecuencia debido a la menor inductancia parásita (al no tener "patas" largas).
- **Desventajas:** Difícil de soldar manualmente y menor resistencia mecánica ante esfuerzos de tracción en el componente.

3.3.7. Pads o Islas

Son las superficies de cobre expuesto donde se realizará la soldadura. Su geometría es crítica para evitar defectos como el "tombstoning" (componente que se levanta durante la soldadura). Existen pads circulares, rectangulares, oblongos, etc.

3.3.8. Vias

Son conexiones verticales entre capas. A diferencia de los PTH para componentes, las vías suelen ser más pequeñas y no alojan pines.

- **Vías Pasantes (Through-hole):** Atraviesan toda la placa.
- **Vías Ciegas (Blind):** Conectan una capa externa con una interna.
- **Vías Enterradas (Buried):** Conectan capas internas entre sí sin salir al exterior.
- *Importancia:* En diseños de alta velocidad, las vías actúan como discontinuidades de impedancia que deben modelarse cuidadosamente.

3.3.9. Tracks o Pistas

Son los conductores que transportan las señales. Su diseño no es trivial; son líneas de transmisión.

- **Ancho:** Determina la capacidad de corriente y la impedancia. Un ancho insuficiente en una línea de alimentación provocará caída de tensión y calentamiento (efecto Joule). La norma **IPC-2221** provee fórmulas para calcular el ancho necesario en función de la corriente y el incremento de temperatura permitido.
- **Separación (Clearance):** Distancia mínima entre pistas para evitar cortos y diafonía (*crosstalk*).

3.3.10. Máscara Antisoldante (Solder Mask)

Es el recubrimiento polimérico (tradicionalmente verde) que protege el cobre de la oxidación y previene puentes de soldadura accidentales entre pads cercanos.

- *LPI (Liquid Photoimageable):* Es el proceso más común, aplicado por cortina o spray y curado con luz UV, permitiendo una alta definición en las aperturas.

3.3.11. Serigrafía (Silkscreen)

Tinta aplicada (generalmente blanca) sobre la máscara antisoldante para identificar componentes (R1, C1), polaridades, logotipos y versiones.

- *Regla de Diseño:* Nunca colocar serigrafía sobre un pad, ya que la tinta es aislante y evitaría una buena soldadura.

3.3.12. Agujeros de Montaje

Son perforaciones mecánicas para fijar el PCB al gabinete. A menudo se rodean de un anillo de cobre conectado a Tierra (GND) para conectar la masa del circuito al chasis metálico,

mejorando el blindaje contra interferencias electromagnéticas (EMI).

3.3.13. Rellenos de Cobre (Copper Pours)

Consiste en llenar las áreas vacías del PCB con cobre conectado a una red de referencia (generalmente GND).

- **Beneficios:** Reduce la impedancia de retorno de tierra (fundamental para reducir ruido), ayuda a disipar calor de los componentes y reduce la cantidad de químico necesario para atacar (etching) la placa, haciendo el proceso más ecológico y uniforme.

3.3.14. Conexión con Alivio Térmico (Thermal Relief)

Es una técnica de diseño en los pads que están conectados a grandes planos de cobre (como GND). En lugar de una conexión sólida (que disiparía el calor del soldador instantáneamente hacia todo el plano, dificultando la soldadura), se conecta el pad mediante 4 "radios" finos. Esto aísla térmicamente el pad durante los segundos de soldadura, pero mantiene la conexión eléctrica.

3.3.15. Borde de Corte (Edge Cuts)

Es la capa que define el contorno físico final de la placa. La máquina fresadora (router) seguirá esta línea para separar el PCB del panel de fabricación. Debe ser una línea cerrada continua y precisa.

3.3.16. Netlist y Ratsnest

- **Netlist:** Como se mencionó, es la lista lógica de conexiones.
- **Ratsnest (Nido de Ratas):** Es la representación visual en el software de diseño de las conexiones pendientes. Son líneas elásticas que vuelan directamente de pin a pin. A medida que el diseñador traza las pistas de cobre, las líneas del ratsnest desaparecen. Un diseño terminado tiene un ratsnest vacío.

4. Gestión Avanzada de Librerías y Huellas

El punto (d) del trabajo práctico ¹ requiere la investigación sobre la creación de nuevos componentes, una habilidad esencial dado que las librerías estándar rara vez contienen todos los componentes específicos de un proyecto real.

4.1. Metodología de Creación de Componentes

El proceso de creación de un componente personalizado en herramientas como Proteus, KiCad o Altium se divide en tres dominios vinculados:

1. **Dominio Lógico (Símbolo):** Se dibuja la representación esquemática. Lo crucial aquí es la correcta numeración y nombre de los pines, y su tipo eléctrico (Input, Output, Power,

Passive), lo cual permite al DRC detectar errores lógicos (ej. conectar dos salidas entre sí).

2. **Dominio Físico (Huella):** Se diseña basándose estrictamente en la hoja de datos (*datasheet*) del fabricante.
 - *Análisis del Datasheet:* Se debe buscar la sección "Recommended Land Pattern". No se debe confundir con las dimensiones mecánicas del componente; el *land pattern* suele ser ligeramente más grande para acomodar el filete de soldadura.
 - *Definición del Stack-up del Pad:* Se define el tamaño del agujero (si es PTH) y el tamaño del anillo de cobre. Una regla empírica es que el diámetro del pad debe ser al menos 0.3 mm mayor que el agujero para garantizar un anillo anular robusto tras la tolerancia de taladrado.
3. **Dominio Espacial (Modelo 3D):**

La incorporación de modelos 3D (archivos STEP o VRML) permite la validación mecánica virtual. Como se menciona en la referencia sobre la creación de librerías STM32, al asociar un modelo 3D, el diseñador puede verificar colisiones con el gabinete u otros componentes antes de fabricar nada.

4.2. Estándares IPC en la Creación de Huellas

Es fundamental adherirse al estándar **IPC-7351B** (Generic Requirements for Surface Mount Design and Land Pattern Standard). Este estándar define tres niveles de densidad para las huellas:

- **Nivel A (Densidad Máxima):** "Most Land". Pads grandes que sobresalen del componente. Ideal para prototipos soldados a mano o por ola, ya que facilita el acceso del soldador y la inspección visual. (Recomendado para este TP).
- **Nivel B (Densidad Nominal):** "Nominal Land". Estándar para producción industrial por reflujo.
- **Nivel C (Densidad Mínima):** "Least Land". Pads muy justos. Para dispositivos de alta densidad (móviles). Difícil de retrabajar.

5. Resolución Práctica: Diseño de la Placa de Expansión EDU-CIAA

Dando cumplimiento al punto (e) de la guía ¹, se procede a detallar la estrategia de diseño para el PCB del proyecto, partiendo de las dimensiones de la EDU-CIAA.

5.1. Análisis Dimensional y Mecánico

La EDU-CIAA NXP posee un factor de forma específico que debe ser respetado rigurosamente para garantizar que la placa de expansión (shield) encaje. Basándonos en el documento EDU-CIAA_Dimensions.pdf:

- **Sistema de Coordenadas:** Es imperativo establecer el origen $(0,0)$ en un punto de referencia fijo, preferiblemente el pin 1 del conector P1 o el centro de un agujero de montaje inferior izquierdo.
- **Rejilla de Diseño (Grid):**
 - *Trampa común:* Los conectores P1 y P2 son tiras de pines estándar con paso de **2.54 mm (100 mils)**. Si se diseña utilizando una rejilla métrica pura (ej. 1.0 mm), será imposible alinear correctamente los pines, acumulando error a lo largo del conector.
 - *Solución:* Configurar la rejilla de trabajo en el software EDA a **2.54 mm** o un submúltiplo (**1.27 mm / 50 mils**) para la colocación de estos conectores y los bordes principales de la placa.

5.2. Procedimiento de Diseño Paso a Paso

1. Definición del Contorno (Board Outline):
Se dibuja el perímetro de la placa en la capa Edge.Cuts o Mechanical 1. Se sugiere replicar el tamaño de la EDU-CIAA ($86 \times 105 \text{ mm}$ aprox.) o un subconjunto que cubra el área de los conectores de expansión. Se deben incluir muescas o recortes si existen componentes altos en la placa base (como el conector Ethernet o la bornera de alimentación) que pudieran chocar con la placa superior.
2. Colocación de Conectores (P1 y P2):
Esta es la operación más crítica. Se deben colocar los footprints de los conectores (típicamente headers $2 \times N$) en las coordenadas exactas relativas entre sí.
 - Si P1 está en la coordenada X , y la distancia entre centros según el plano es D , entonces P2 debe estar exactamente en $X + D$. No se debe confiar en el movimiento manual con el mouse ("a ojo"); se deben ingresar las coordenadas numéricas en las propiedades del componente.
3. Agujeros de Montaje:
Se deben colocar agujeros de 3.2 mm de diámetro (para tornillos M3) alineados con los de la EDU-CIAA. Estos agujeros deben definirse como NPTH si no requieren conexión eléctrica, o PTH con conexión a plano de tierra si se busca continuidad de chasis. Es vital dejar un área libre de componentes y pistas alrededor de estos agujeros (aprox 6-7 mm de diámetro) para la cabeza del tornillo y la tuerca.
4. **Estrategia de Ruteo para la Expansión:**
 - **Alimentación:** Rutear primero las líneas de 5V, 3.3V y GND. Utilizar anchos de pista generosos (0.5 mm a 1.0 mm) para minimizar la impedancia. Se recomienda encarecidamente verter un plano de masa (GND Pour) en la capa inferior (Bottom) y un plano de VCC en la capa superior (Top) si el espacio lo permite, o bien dedicar la capa inferior casi exclusivamente a GND.
 - **Señales Críticas:** Rutear las líneas de comunicación SPI, I2C y UART de forma directa y corta. Evitar cruzar planos de tierra partidos (*split planes*) ya que esto aumenta el bucle de corriente de retorno y genera radiación EMI.
 - **Señales Analógicas:** Mantener las pistas de los sensores alejadas de las líneas digitales de alta velocidad (como las de comunicación SPI) y de las fuentes

conmutadas para evitar el acople de ruido.

5.3. Tabla Comparativa de Acabados Superficiales para el PCB

Para finalizar el diseño, se debe especificar el acabado superficial. A continuación se presenta una comparación técnica para fundamentar la elección en el informe CDR:

Acabado Superficial	Descripción	Ventajas	Desventajas	Recomendación TP3
HASL (Hot Air Solder Leveling)	Baño en soldadura fundida y nivelado con aire caliente.	Económico, excelente soldabilidad, larga vida útil, permite múltiples ciclos térmicos.	Superficie irregular (no plana), difícil para componentes de paso fino (pitch < 0.5mm).	Alta. Es la opción más barata y robusta para prototipos estudiantiles.
ENIG (Electroless Nickel Immersion Gold)	Recubrimiento químico de Níquel y luego Oro.	Superficie perfectamente plana (ideal BGA/QFP), excelente resistencia a la oxidación, contacto fiable para teclados/botones.	Costoso, proceso complejo, riesgo de "Black Pad" (uniones frágiles).	Media. Solo si se usan chips de paso muy fino.
OSP (Organic Solderability Preservative)	Película orgánica transparente.	Muy plana, bajo costo, proceso simple.	Vida útil corta, sensible al manejo manual (huellas dactilares degradan la soldabilidad), no se ve fácilmente.	Baja. Difícil manejo en laboratorio universitario.

Inmersión en Plata/Estaño	Recubrimiento químico de metal puro.	Plana, buena soldabilidad, costo medio.	Se oxida o "empaña" con el tiempo, sensible al manejo ("whiskers" en estaño).	Baja.
----------------------------------	--------------------------------------	---	---	-------

6. Conclusiones y Planificación Futura

El presente informe ha cubierto integralmente los requisitos teóricos y prácticos planteados por la cátedra para el Trabajo Práctico N° 3.

1. **Madurez del Diseño:** Se ha demostrado que el proyecto ha superado la fase conceptual. Las decisiones de hardware (sensores, filtros, protecciones) y software (RTOS, FSM) están fundamentadas en criterios de ingeniería sólidos, priorizando la robustez y la viabilidad de implementación.
2. **Profundidad Teórica:** Se ha presentado un análisis exhaustivo de la tecnología de circuitos impresos, abarcando desde la física de los materiales hasta las normas de diseño IPC. Este conocimiento es vital para evitar errores comunes en la etapa de fabricación que podrían retrasar el proyecto.
3. **Preparación para la Fabricación:** La investigación sobre la gestión de librerías y la definición precisa de la estrategia de diseño para la placa de expansión EDU-CIAA aseguran que el equipo está técnicamente capacitado para generar los archivos Gerber finales en las próximas semanas.

6.1. Próximos Pasos (Hoja de Ruta)

Siguiendo la metodología de gestión de proyectos:

- **Semana 1:** Finalización del ruteo del PCB y verificación DRC estricta.
- **Semana 2:** Revisión de pares interna (Peer Review) y generación de archivos de fabricación. Envío a fabricación (o preparación para fabricación casera según disponga la cátedra).
- **Semana 3:** Compra de componentes (BOM) y continuación intensiva del desarrollo de firmware sobre la EDU-CIAA mientras llega el PCB.
- **Semana 4:** Ensamble del PCB, inspección visual y pruebas de humo (*smoke test*).

Este documento, junto con los archivos digitales del diseño adjuntos, completa la entrega solicitada.

Works cited

1. TP03_2025.pdf